改善電源負載瞬態響應性能的設計方法
電子電路一般都需要一個即使在負載電流發生瞬變時，輸出電壓也能維持在特定容差范圍內的電壓源，以確保電路的正常工作。設計工程師必須在理解瞬態響應原理的基礎上，利用正確的設計思路才能以較低的成本改善電源的瞬態響應性能。
瞬態定義為“僅維持一段短暫時間的事物”.但是，隨著微處理器工作速度和電流需求量的提高，當負載電流發生瞬態變化時，穩壓器在指定范圍內保持輸出電壓的能力成為一個廣泛存在的困擾。典型CPU芯片的電源規范要求，即使負載電流在幾百納秒內發生20或30A的變化，供電電壓仍然要保持穩定，要實現這個性能指標絕非易事。
瞬態響應可能是電子電壓調節里最難理解的概念之一。在過去曾有一個曾經有人做出一個完全錯誤的陳述：“我們新推出的穩壓器速度之快甚至可以使你不再需要電容。”事實相反，當負載瞬變時（不管這個穩壓器有多快），你始終需要電容。
總之，為了掌握在哪里投入成本才能提高系統性能和在不犧牲瞬態的情況下怎樣節省成本，你需要理解瞬態響應是什么以及它的工作原理。
電壓調節
幾乎所有的電子電路都需要一個穩定的電壓源，它維持在特定容差范圍內，以確保正確運行（典型的CPU電路只允許電壓源與額定電壓的最大偏離不超過±3%）。該固定電壓由某些種類的穩壓器提供。通過電阻分壓器自動檢測輸出電壓，誤差放大器不斷調整電流源從而維持輸出電壓穩定在額定電壓上。
穩壓器必須能夠在負載電流需求量從零上升到滿負荷（大約為20A或更多）時，保持輸出電壓恒定。當負載電流需求量緩慢變化時很容易做到這一點，但是，如果負載電流“階躍”足夠快的話，穩壓器將無法提供完全穩定的輸出電壓。
理解負載瞬變的關鍵點：
1. 穩壓器擔當驅動負載的壓控電流源（通過輸出端的電壓反饋對電流源進行調節）的角色。穩壓器的電流源永遠不可能在零時間內作出變化，因此可以得出結論，如果我們使負載電流的變化速度超過穩壓器的響應速度，輸出電壓將會發生變化。
2. 在穩壓器的控制環路對負載變化進行調整的時間間隔，對負載電流變化（在先前的穩態值和新的負載電流之間）進行供給的唯一來源是輸出電容。因此，不管你喜歡與否，我們都必須加入輸出電容以試圖在負載瞬變時維持輸出電壓恒定。系統規范規定了所必須使用電容的大小和種類。
3. 穩壓器的速度越快越好。穩壓器的控制環路響應速度越快，在環路糾正瞬變前輸出電容上的電壓變化就越小。因此可以看出，更快的穩壓器意味著在獲得同等“負載調節容差范圍”的情況下能夠采用更小的輸出電容（節省成本）。
負載瞬變
為了了解負載瞬變如何發生，下面用一個例子來進行分析。本例中，當負載電流需求量在幾乎零時間內從IL1變化到更大值（IL2）時發生了負載瞬變。在瞬變之前，穩壓器處于穩態運行，這時IREG= IL1,并且輸出電容沒有向外部電路輸出電流。
穩壓器的電流源（IREG）不能立即發生變化，因此在“t = 0+”時刻（也就是負載電流增加到IL2的瞬間），IREG = IL1.通過簡單節點分析得出，此時電流源需要輸出電容：
ICOUT=IL2-IL1
COUT將繼續提供電流直到控制環路把IREG提高到IL2為止。在COUT必須提供電流期間，隨著電容放電，它兩側的電壓將會降低。電容的內部寄生等效串聯電阻（ESR）和等效串聯電感（ESL）同樣也會使COUT兩側的電壓降低，如圖1所示
輸出電壓瞬態響應
所有的電容都含有ESR和ESL,二者都會對瞬態響應產生明顯的影響。在一個增加的電流負載瞬變過程中看到的輸出電壓與圖2中顯示的類似。
ESL導致電容兩側的電壓下降，該電壓強烈依賴于負載瞬變的上升時間：負載變化越快，ESL在輸出電壓波形上產生的“尖峰”就會越大。該尖峰在時間上很窄，這是因為電感僅僅產生一個電壓以響應變化著的電流，這可以通過下面的公式得出：
V=Ldi/dt
當負載電流達到新值（IL2）時，ESL的電壓尖峰也就結束。負載電流瞬變的上升時間越短，電感的影響也就越大。大容量陶瓷電容的ESR和ESL都很低，它們通常用在器件的管腳處，而這些器件對快速上升的負載瞬變有相應的要求。
不管電容提供電流還是吸收電流（用波形上的“ESR階躍”表示），輸出電容的ESR都會導致電壓降低。尤其要注意的是，這里的“ESR階躍”是指負載瞬變時調節輸出端的DC電壓變化。這意味著當針對調節電壓所必須滿足的最大允許“電壓容差范圍”進行設計時，ESR成為一個關鍵性的考慮因素。
在穩壓器的電流源被控制環路調整到新值之前的時間間隔內，ESR兩側的分壓降低了輸出電壓（這段時間內COUT放電電荷量也會相應有所減少）。
既然這些因素導致調節后的輸出電壓降到額定值以下，那么輸出電壓到誤差放大器的反饋量使得電流源IREG充分開啟，從而迫使輸出電壓返回到額定電壓。輸出電壓將上升并過沖超過額定值，此時隨著環路繼續進行調節，輸出電壓將被調整下降。這種情況下，環路的行為非常精確地反映了相位裕度（環路穩定度）。一個經過較好補償且相位裕度大于40°的環路，將產生一個迅速消失的瞬變，而且該瞬變中僅包含一個大的偏移（如圖2所示）。相對較小的相位裕度會在環路的建立行為上產生額外的“振鈴周期（ring cycle）”.圖2中的波形顯示了一個穩定性方面的“最佳狀況”描述，但它并不典型。
當控制環路到達一個新的穩態（此時穩壓器的電流源提供的電流是IL2）時，輸出電容再次停止向電路提供電流。
為什么增/減的負載瞬變不對稱？
存在兩種類型的負載瞬變：負載電流突然增加，或者降低。前面的例子表明當負載電流突然增加時輸出電壓如何發生變化。下面的例子將探討當負載電流突然降低時會發生什么情況（圖3）。
在這個例子中，負載電流突然從IL1降低到IL2.因為IREG不能立即降到IL2,最初它將繼續提供IL1大小的電流。既然負載現在吸收更少的電流，那么輸出電容必須吸收IL1和IL2之間的差值，這將迫使COUT兩側的電壓升高。
如果負載電流迅速下降，它將在ESL兩側產生一個電壓尖峰，而且經過ESR流入COUT的電流也將導致一個ESR“階躍”（圖4）。在尖峰過后，隨著電容從吸收電流（IL1 - IL2）中充電，COUT兩側的電壓將會升高。
既然VOUT升高到額定值以上，反饋將最終導致控制環路關閉（或減小）電流源IREG.但是既然大多數穩壓器都無法將電流吸收到它們的輸出端，VOUT只能按照COUT向負載的放電速度再次降到額定值（在IREG被減小或者關閉以后）。但是，一旦VOUT下沖到額定值，控制環路將重新努力開啟IREG并使輸出迅速回轉上升，導致這個循環不斷重復直至達到新的穩定狀態條件，此時因為IREG等于IL2,COUT將再次沒有電流流入。
負載降低瞬變的建立時間通常大于負載增加瞬變的建立時間，這是因為前者在COUT把過剩電壓放電給負載階段花費了更多的時間：既然負載電流需求量有所降低，那么電容的放電速度就變得更加緩慢。負載增加瞬變把它的大部分時間都用在使COUT回轉上升上，同時穩壓器在該模式下提供了最大電流（通常大于額定輸出電流）。與向負載放電時的降低相比，當被上述大電流以正方向驅動時，COUT兩側的電壓（也就是調節輸出電壓）將會變化得更快。
這表明在大多數情況下，對于負載從額定電流的20%階躍上升到80%的瞬變來說，其輸出電壓重新建立到額定值的速度大于從額定負載電流的80%階躍下降到20%的負載瞬變。即使總的負載電流變化相同，建立時間（以及波形的形狀）也將呈現出很大差異。
優化瞬態響應
獲得最優的瞬態響應需要優化系統設計參數，下面給出設計建議。
1. 好鋼用在刀刃上。大容量陶瓷電容是世界上用于降低瞬變的最佳電容，大多數主板設計上都放置了大量的陶瓷電容（容量可達22μF），這些電容直接安裝在器件的引腳上，加電后可以抑制瞬變。大容量陶瓷電容通常所具有的ESR阻值低到毫歐姆量級，同時ESL的數值也很低。沒有其它類型的電容能夠同時為ESR和ESL提供像這種級別的性能（盡管電解電容可以提供極低的ESR）。
2. 需要在附近提供一個電荷庫。陶瓷電容所能提供的電容大小有實際限制，因此通常用靠近它們的電解電容對陶瓷電容進行“備份”,這些電解電容能夠在最初負載瞬態變化通過時對負載提供支持。過去在這方面經常使用鉭電容，現在因為火災隱患方面的考慮已經避免使用該元件。三洋公司的OSCON和POSCAP以及松下公司的SP電解電容都是具有極低ESR的高容量電容。
3. 廉價的大容量電容。通常在穩壓器的輸入端使用大容量、低成本、同時具有高ESR的鋁電解質電容。原因在于輸入端可以忍受高ESR的電容，這是由于ESR引起的“電壓階躍”并不直接影響調節后的輸出電壓，相反它被穩壓器的“線性調整”功能所抑制，該功能通常在穩壓器的輸入端對DC變化提供高達60~80dB的衰減。
4. 穩壓器帶寬。具有較大環路帶寬的穩壓器可以對變化負載進行更快速的調節，同時可以減少輸出端的大容量電容的數量，這通過穩壓器在瞬變發生后不久吸收存儲于高容量輸入電容中的電荷來實現。一般來說，線性穩壓器的速度經常明顯快于開關的速度，這是因為線性穩壓器的單位增益帶寬可以大于500kHz（盡管由于功耗方面的約束，許多新型處理器芯片的高負載電流需求量要求使用開關轉換器）。一條永遠正確的結論是，速度越快意味著成本也就越高，并且無一例外地都需要增加大電流穩壓器的帶寬。
| 【上一個】 開關電源IC中誤差放大器的自激振蕩及解決方法 | 【下一個】 開關電源技術的最新進展 |
| ^ 改善電源負載瞬態響應性能的設計方法 | ^ 改善電源負載瞬態響應性能的設計方法 |
| ^ 改善電源負載瞬態響應性能的設計方法 |